18 | 297 | (297p) 1. 첫 번째 줄 다음과 같이 수정 [그림 18-15]는 Pspice 모의실험을 위한 비반전 증폭기의 회로도이다. 입력은 양의 단자로 인가되고, 음의 단자는 100W의 저항을 통해서 접지되었다.200W의 피드백 저항이 사용되었다.
2. [그림 18-15], [그림 18-16] 수정 [그림 18-15]와 [그림 18-16]은 연산 증폭기 응용 실험 중 피스파이스 모의실험 회로와 결과파형을 보여주는 그림입니다. 그러나 반전 증폭기로 동작하도록 잘못 들어가 있어 맞게 수정하였습니다.
| 2011-06-28 | 1 |